芯片构成

zhenbang

芯片构成
7 R6 [9 C) b+ g2 X+ h! L- D
音频DAC芯片的构成主要有以下几种形态：
- Y' f6 B' o  j5 s+ l0 k. V! {" E
6 u. T* b* d8 E6 `

$ E. }& I) t& d0 @) _1）基本DAC

音频DAC芯片最基本的功能部件，是一个多路转换器接收各种格式的音频信号（DSD或PCM）、过采样和数字滤波器、调制器和数模转换输出等。AKM公司的AK4499、AK4497和Texas Instruments公司DSD1794等芯片就是采用这样的构成的，如下图所示：




基本DAC芯片构成

4 s- U3 Q2 o9 r/ g; v9 ]. F4 i这样的芯片需要和外部的数字音频接收芯片配合使用，才能接收如SPDIF（索尼飞利浦数字接口或索尼飞利浦数字互联格式）/AES（美国音响工程协会）/EBU（欧洲广播联盟）等标准下的串行音频数据。Cirrus Logic公司的CS8416就是一款典型的数字音频接收芯片。
# ?, R- P$ r& F" \& S1 F2 j! Z



数字音频接收芯片CS8416框图，摘自《CS8416 Datasheet》，Cirrus Logic, Inc. AUGUST '07.
5 s' |3 W4 H% E, ~- [
2）带数字音频接收器

1 I$ ]' A) D+ e/ A有的芯片会把数字音频接收器集成到同一个DAC芯片中，如ESS的ES9038PRO、ES9028PRO等，集成了一个SPDIF功能块。这样，采用更高程度SoC（片上解决方案）设计思路带来的好处，不仅可以减少芯片数量、减少电路板的占用面积、减少外部干扰、减少耗电等，更重要的是，可以更方便地进行数据处理，来实现一些技术手段。
. B% x# K0 k" ^" h5 `/ G+ X
$ y, y1 F" f" O1 s7 @9 w; c* X  R# \. r

  K# Z. d9 D# D2 C
$ g6 r4 g0 Q7 x# }- U2 n" V带SPDIF接收器的DAC芯片
2 ~: t  ?- J9 y, E- u+ e* [
$ l+ b3 X& g0 S$ Y& y- C( d9 l6 Q
- O- l" i8 @8 O$ o/ ~. k) h

( f! u) s, C( ^0 l/ e4 HSPDIF数字音频接收器设置比较

7 [; |, v0 ]2 [' z9 x8 T" I# s' `3）独立调制和独立数模转换

. h* W1 N" Q$ h, {* X芯片如目前尚未上市的AKM的AK4191，是一个独立的64位调制器，支持DSD1024和高达1536kHz采样频率的PCM信号，与AK4498独立数模转换芯片组合使用，可以实现高密度的音频播放。
' v6 e) k$ s9 P4 j& i+ P6 L1 t
( h* `) M4 X; Z! g, S: Q4 ^, V

4）片上解决方案（SoC）
7 _- v" E4 Y9 u+ F9 A+ p8 r* q0 w
( J  b1 j* g0 ^! p$ |6 L8 U芯片如Cirrus Logic公司的CS43131、CS43198等，在基本DAC功能块后，附带了模拟滤波器，可以直接输出模拟信号；如ESS公司的ES9219、ES9080，AKM的AK4377A等，附带功率较大的模拟放大器，可直接接入耳机；再如ESS的ES9038Q2M等，采用低功耗设计。SoC设计简化整机组成和材料，体积减小，降低成本。这些芯片是以应用为导向的，比如面向移动电话或移动设备使用等。



, i/ \" E5 H& \; B3 g3
- N* d6 Z/ i. e* O' M
技术手段

# [% \* E. ^, |6 ^4 d" X目前高端音频DAC芯片，几乎都是使用了性能较好的多位Sigma-Delta调制器的，采用了如过采样和数字滤波、噪声整形、动态元件适配（DEM）等技术。除此以外，各厂商还开发出了各自的技术，来进一步提高芯片的整体性能。
8 s/ h8 A8 O! l

! q7 {0 {/ {) p- B
1）异步采样率转换（ASRC）技术

% }5 S0 @/ P3 o1 {- j! q+ k常规芯片跟踪音频时钟的方式是使用PLL（锁相环）技术。下图所示，是一个典型的PLL电路原理图。PLL实质是一个反馈电路，用来跟踪输入信号的时钟和变化。

$ e7 U) g& z3 t0 ^' x
1 f+ {' j. F- t* X* {
通过仔细的设计和元器件的选择，PLL可以实现很好的时钟跟踪的性能，并控制Jitter（时基抖动）在较小的水平。但是，PLL电路的性能容易受信号质量、传送线路质量、器材、干扰和速度等因素的影响，在高速的状态下性能受限制。

4 f* x/ }: f* }5 b# E+ P/ \
* g. h6 q+ w2 c+ l/ ~+ O
) J+ l( g- F( w' jESS公司使用了异步采样率转换的技术，通过适当的计算，使DAC的时钟与音频信号时钟保持一致但与暂态变化脱离，芯片使用本地产生的时钟信号，DAC的Jitter仅取决于本地晶振的固有性能，实质性地来消除信号中和传输中的Jitter，降低对前端信号质量、连接线、器材等的要求。ESS公司Sabre DAC的SPDIF接口能够达到很宽裕的Jitter容忍度。

flstudio

芯片构成