|
|
芯片构成
: x! D: S: Z0 v/ W. A4 a$ `2 X8 N6 j. d# X
音频DAC芯片的构成主要有以下几种形态：
. l- B! ^/ W3 L* O2 g6 s; C2 T' ]
) |, a+ f0 O0 P$ S% e6 R2 D" M9 r, k. \" y: }5 D
1）基本DAC
2 w& V/ o' _& K. x, D3 |
" @% W1 ^) f9 T8 `4 B% N音频DAC芯片最基本的功能部件，是一个多路转换器接收各种格式的音频信号（DSD或PCM）、过采样和数字滤波器、调制器和数模转换输出等。AKM公司的AK4499、AK4497和Texas Instruments公司DSD1794等芯片就是采用这样的构成的，如下图所示：) E/ d' s t4 m K* T
, k, E m0 f5 d& u! X" x0 j/ t( E% m7 y; I, M
) c# b7 q- g5 ]' m, O; ?( Z6 ?4 h6 g9 h+ }* R+ Y" E3 u4 y
基本DAC芯片构成8 I) ~/ V4 U3 \- h* W* V3 `
+ ^- e3 z* F9 W( a% b Y: d这样的芯片需要和外部的数字音频接收芯片配合使用，才能接收如SPDIF（索尼飞利浦数字接口或索尼飞利浦数字互联格式）/AES（美国音响工程协会）/EBU（欧洲广播联盟）等标准下的串行音频数据。Cirrus Logic公司的CS8416就是一款典型的数字音频接收芯片。! a2 ]3 q; q. B/ _
0 W2 a. x1 p2 L, n
8 Y! V4 }" u0 y/ \
, M) |" M# h. [) j
/ M: G% P- O" o0 U/ Q2 I2 t数字音频接收芯片CS8416框图，摘自《CS8416 Datasheet》，Cirrus Logic, Inc. AUGUST '07.
3 K) V1 e7 r+ z! K& d+ O- O8 d( L0 R) m0 C3 O9 V
2）带数字音频接收器) X: S9 f' X6 J# g( u# O2 N8 ?
- g( r5 ]) q9 m$ k有的芯片会把数字音频接收器集成到同一个DAC芯片中，如ESS的ES9038PRO、ES9028PRO等，集成了一个SPDIF功能块。这样，采用更高程度SoC（片上解决方案）设计思路带来的好处，不仅可以减少芯片数量、减少电路板的占用面积、减少外部干扰、减少耗电等，更重要的是，可以更方便地进行数据处理，来实现一些技术手段。- z9 G& d# ]/ j
2 ^- Z+ B- P# P3 ~
( P( V7 _% w8 \
- o L( r" o# |+ R
% a& v( f3 k. w V6 c带SPDIF接收器的DAC芯片
/ s/ u5 x& G1 _2 l1 U4 Q+ _, v8 ` R! T6 n8 q- O' Z3 A$ V
* H. t7 `0 v! ^% S) u/ L+ z' x5 E% x! M- s! F
& p' [6 z" j9 q, _9 f: c
SPDIF数字音频接收器设置比较9 F! r3 Q- f: s. l2 l: Q! u6 y- k& J
9 H1 o8 T9 W/ `. p3）独立调制和独立数模转换0 ^! Z5 B9 h# h9 z) L- f" ~% t- q: F
4 l' K, f) N2 n ?7 [, Q
芯片如目前尚未上市的AKM的AK4191，是一个独立的64位调制器，支持DSD1024和高达1536kHz采样频率的PCM信号，与AK4498独立数模转换芯片组合使用，可以实现高密度的音频播放。6 ~, G; E2 ]& u/ r: r/ m
+ `+ ^. E# n' R+ `) r( O. h# R
: e% r8 s+ c( d9 P' g& T
/ m9 J/ y4 S$ j) e2 _; w ~5 H
4）片上解决方案（SoC）
+ K5 l# H3 z% R- Q% o1 F/ Y
7 }: Z4 U( X9 |5 @# H芯片如Cirrus Logic公司的CS43131、CS43198等，在基本DAC功能块后，附带了模拟滤波器，可以直接输出模拟信号；如ESS公司的ES9219、ES9080，AKM的AK4377A等，附带功率较大的模拟放大器，可直接接入耳机；再如ESS的ES9038Q2M等，采用低功耗设计。SoC设计简化整机组成和材料，体积减小，降低成本。这些芯片是以应用为导向的，比如面向移动电话或移动设备使用等。
! q0 U$ U5 U' H( O; e
1 h( C9 y& Z: V, ~- i
& E' d/ X+ Y" f+ S3 ]
% V7 f, u( |9 Y3
; r1 u: F0 E; h( m% Z
7 y0 v: O! ?" J. P4 Q技术手段2 @) u; f3 p/ i8 c# K5 q" m9 g
1 E3 Q- X% E% H- W+ q9 S# Y
目前高端音频DAC芯片，几乎都是使用了性能较好的多位Sigma-Delta调制器的，采用了如过采样和数字滤波、噪声整形、动态元件适配（DEM）等技术。除此以外，各厂商还开发出了各自的技术，来进一步提高芯片的整体性能。. Z! h% b9 g+ h3 u0 ]0 D, w
" V4 J1 W! ^! _- d, u9 q% l
L0 \% v+ v% a8 n5 `/ H- d) f
+ N' B' o) f6 h+ Y9 i Q& [$ L1）异步采样率转换（ASRC）技术
w- [+ i6 o3 E
) `, o6 ^; y j% H" v常规芯片跟踪音频时钟的方式是使用PLL（锁相环）技术。下图所示，是一个典型的PLL电路原理图。PLL实质是一个反馈电路，用来跟踪输入信号的时钟和变化。0 j7 D8 r. i: c0 ?2 p
( s& v0 }4 v4 s3 H, J( ^% w7 S( |- z) }( V, l1 s$ F: j9 v
6 M1 Q! }: F$ w通过仔细的设计和元器件的选择，PLL可以实现很好的时钟跟踪的性能，并控制Jitter（时基抖动）在较小的水平。但是，PLL电路的性能容易受信号质量、传送线路质量、器材、干扰和速度等因素的影响，在高速的状态下性能受限制。. R9 K. k8 @0 X0 `
k2 i, Z- D6 {, Y; _4 R
, _$ a/ x6 I& `, y* }6 _
& ~3 b$ h5 N# J; z2 t
ESS公司使用了异步采样率转换的技术，通过适当的计算，使DAC的时钟与音频信号时钟保持一致但与暂态变化脱离，芯片使用本地产生的时钟信号，DAC的Jitter仅取决于本地晶振的固有性能，实质性地来消除信号中和传输中的Jitter，降低对前端信号质量、连接线、器材等的要求。ESS公司Sabre DAC的SPDIF接口能够达到很宽裕的Jitter容忍度。 |
|
发表于 2007-4-5 13:02:10
