芯片构成

zhenbang

芯片构成

$ M6 N+ |" d1 _音频DAC芯片的构成主要有以下几种形态：



1）基本DAC

, ?7 A# N; g0 P音频DAC芯片最基本的功能部件，是一个多路转换器接收各种格式的音频信号（DSD或PCM）、过采样和数字滤波器、调制器和数模转换输出等。AKM公司的AK4499、AK4497和Texas Instruments公司DSD1794等芯片就是采用这样的构成的，如下图所示：




基本DAC芯片构成
' ~# A1 g9 a  C9 w9 o
6 @. _, {0 p) S- ?这样的芯片需要和外部的数字音频接收芯片配合使用，才能接收如SPDIF（索尼飞利浦数字接口或索尼飞利浦数字互联格式）/AES（美国音响工程协会）/EBU（欧洲广播联盟）等标准下的串行音频数据。Cirrus Logic公司的CS8416就是一款典型的数字音频接收芯片。
! D! o. j2 C* Z4 v; @1 W8 R" @

" g% P0 w6 _# h  a! e
( Z- Q, Q, o  l% F- O
. Y* n( s3 k: ~% B" Q数字音频接收芯片CS8416框图，摘自《CS8416 Datasheet》，Cirrus Logic, Inc. AUGUST '07.

2）带数字音频接收器
" B$ o5 |  W& R: i" q% x. w
2 I- |" T% t8 q, T3 _8 o6 W0 t有的芯片会把数字音频接收器集成到同一个DAC芯片中，如ESS的ES9038PRO、ES9028PRO等，集成了一个SPDIF功能块。这样，采用更高程度SoC（片上解决方案）设计思路带来的好处，不仅可以减少芯片数量、减少电路板的占用面积、减少外部干扰、减少耗电等，更重要的是，可以更方便地进行数据处理，来实现一些技术手段。
4 i* w) Q( n, l0 a& B! q


# P6 ^1 I) I4 I. o
带SPDIF接收器的DAC芯片
5 l) k, J& v* \; m
3 i: }- z# ]7 q, S3 k9 l8 A" o+ a
+ n4 L+ r! a8 K- D9 ]
$ S& V1 S$ z5 j7 @1 O, G8 ?! c
SPDIF数字音频接收器设置比较
6 {; b! ^9 j# _2 [( p$ V
3）独立调制和独立数模转换

芯片如目前尚未上市的AKM的AK4191，是一个独立的64位调制器，支持DSD1024和高达1536kHz采样频率的PCM信号，与AK4498独立数模转换芯片组合使用，可以实现高密度的音频播放。
/ N' G& ]& s2 H' v
+ s) E! k: v" ]: c! o

4）片上解决方案（SoC）

芯片如Cirrus Logic公司的CS43131、CS43198等，在基本DAC功能块后，附带了模拟滤波器，可以直接输出模拟信号；如ESS公司的ES9219、ES9080，AKM的AK4377A等，附带功率较大的模拟放大器，可直接接入耳机；再如ESS的ES9038Q2M等，采用低功耗设计。SoC设计简化整机组成和材料，体积减小，降低成本。这些芯片是以应用为导向的，比如面向移动电话或移动设备使用等。
- z8 Y3 n) O: `5 L, ~
- C+ H# ?: v  R6 H; T
3 l2 A5 R- c0 E2 C$ G
3
# ?0 h4 t6 m( z) H( G( v! l- t/ Y
技术手段
' L; X7 y' Q' g" w- o
目前高端音频DAC芯片，几乎都是使用了性能较好的多位Sigma-Delta调制器的，采用了如过采样和数字滤波、噪声整形、动态元件适配（DEM）等技术。除此以外，各厂商还开发出了各自的技术，来进一步提高芯片的整体性能。

8 F+ T2 D5 `: `6 q1 K' f0 R4 n. y) @, t

1）异步采样率转换（ASRC）技术
( q) {, Y1 A' D) c8 [9 }
常规芯片跟踪音频时钟的方式是使用PLL（锁相环）技术。下图所示，是一个典型的PLL电路原理图。PLL实质是一个反馈电路，用来跟踪输入信号的时钟和变化。
) t+ Z9 ^6 Q, {

) J; q1 t/ X0 @7 S! X& L
- n& l- l1 t- o- c! Q2 g5 X$ Z通过仔细的设计和元器件的选择，PLL可以实现很好的时钟跟踪的性能，并控制Jitter（时基抖动）在较小的水平。但是，PLL电路的性能容易受信号质量、传送线路质量、器材、干扰和速度等因素的影响，在高速的状态下性能受限制。
4 L) z4 d) O8 A) R0 ?2 _


ESS公司使用了异步采样率转换的技术，通过适当的计算，使DAC的时钟与音频信号时钟保持一致但与暂态变化脱离，芯片使用本地产生的时钟信号，DAC的Jitter仅取决于本地晶振的固有性能，实质性地来消除信号中和传输中的Jitter，降低对前端信号质量、连接线、器材等的要求。ESS公司Sabre DAC的SPDIF接口能够达到很宽裕的Jitter容忍度。

flstudio

芯片构成