数字音频广播激励器

9827290

数字音频广播激励器
1 调频频段数字音频广播系统

数字音频广播系统主要由音频输入系统、复用系统、信道编码和调制系统[4-5]、发射系统组成。音频数据输入系统的编码方式采用我国自主开发的信源编码算法。复用系统将编码后的音频业务和数据业务按照一定的协议封装成复用帧并完成系统信息和业务描述信息的配置、生成与封装；信道编码和调制系统将信号按照一定的规则进行信道编码和调制[6]。由于采用了先进的数字编码技术和调制技术，整个系统具有频谱利用率高、抗干扰、适合移动接收等特点。

数字音频广播激励器属于调频频段数字音频广播系统中的信道编码和调制子系统。在数字音频广播激励器中，处理器对主业务数据、业务描述信息和系统信息进行相关处理后与离散导频复接在一起进行 OFDM 调制。调制后的信号插入信标后构成新的逻辑帧，逻辑帧经过子帧分配后再构成物理层信号帧，再经上变频处理和数模转换后实现基带信号至射频信号的转换，最后进行发射[6]。

2 数字音频广播激励器设计

本文对数字音频广播激励器进行了从功能划分，主要划分为四个模块：输入接口模块、射频调制模块、锁相环模块、数字预失真模块。数字音频广播激励器的硬件组成如图 1 所示。

2.1 复用流输入模块

本设计采用 ASI（Asynchronous Serial Interface）接口方式。ASI 是数字分量异步串行接口。ASI 传输流具有 270 Mbps 恒定传输速率，当系统实际的码流速率不够 270 Mbps 时需要在码流中插入同步字以保证 270 Mbps 的恒定传输速率。ASI传输流在发送过程中，编码器会对其进行8 B/10 B 的编码。编码完毕后的数据将进入串并转换器将并行数据转化成串行数据，这时如果并串转换器需要新的输入字节，则需要在数据流里面插入同步字，插入同步字节后的传输流随后进入放大缓冲电路和耦合阻抗匹配电路，最后发送出去。ASI 传输流在接收过程中，ASI 传输流首先从线缆进入耦合阻抗匹配网络，之后进入均衡和接收电路。ASI 传输流经均衡和接收后进入时钟恢复电路和数据恢复电路，之后解码器会在 数据流中寻找同步字，找到同步字后解码器会将 10 位传输字转换回原来的 8 位字节，信号源数据得以恢复。

串行的 ASI 传输流恢复成并行的 TS 流一般有两种做法，一种是利用 FPGA 的 IP 核完成，另外一种方法是采用专门的芯片完成[7]。本文采用 FPGA自带的 IP 核的方式进行，信号均衡部分本文采用均衡芯片 LMH0024。

ASI 传输流数据接收恢复过程如图 2 所示。

2.2 射频调制模块

数字音频广播激励器的调制部分采用高效的OFDM 调制方式。在本系统中采用的办法是 FPGA和 DAC5687 相结合的办法，实现全数字调制和直接射频输出。

DAC5687 是一款高性能、双通道、16 位的 D/A转换芯片，具有高达 500 MSPS 的采样速率。片内资源丰富，具有调制和内插的多种功能。DAC5687 内置具有 32 位数控振荡器的混频器模块、插值数字滤波器模块、正交调制补偿模块和粗混频模块。

DAC5687 的配置接口为 SPI 接口，FPGA 可以通过 SPI 接口对 DAC5687 相关的寄存器进行读写。DAC5687 在 SCLK 上升沿发送数据、SCLK 下降沿接收数据。在 SCLK 的上升沿，SDO 上的信号被发送到DAC5687 的寄存器中。在 SCLK 的下降沿，SDIO 上的信号被接收到主控制器中。

DAC5687 具有三种时钟工作模式分别为：锁相环时钟模式、外部时钟模式、双时钟工作模式。

（1）外部时钟输入的模式。PLLVDD=0 V，且寄存器中 dual_clk 位=0 时 DAC5687 工作在外部时钟输入模式，此时需要为芯片的 CLK2N/P 管脚提供时钟输入。输入时钟的频率为 DAC 的输出采样速率，CLK1N/P 以及内部的 PLL 不被启用。

（2）内部锁相环模式。PLLVDD=3.3 V，此时需要通过 DAC5687 的 CLK1N/P 管脚提供一个参考输入时钟。DAC5687 通过内部的时钟锁相环电路产生采样时钟[8]，CLK2N/P 不被启用。

（3）双时钟模式。当 PLLVDD=0 V, 且寄存器中dual_clk 位=1 时 DAC5687 工作在双时钟模式。在双时钟模式下 DAC 的驱动时钟由管脚 CLK2N/P 提供，时钟频率为 DAC 的采样速率。输入信号的速率由输入 CLK1N/P 时钟决定。

2.3 锁相环模块

锁相环模块用于产生调制模块和解调模块所需要的本振时钟信号以及产生用于数模转换器和模数转换器的驱动时钟。本方案所需要的主要频率种类为 DAC 的采样时钟、ADC 的采样时钟、正交解调的本振时钟，锁相环组成 框图如图 3 所示。

数模转换器和模数转换器的驱动时钟由 ADI公司的 AD9516 产生。AD9516 芯片是一款时钟合成器，其内部集成压控振荡器和多通道低抖动时钟分配器 ，由于内部集成压控振荡器、锁相环和分频器，因此 AD9516 外围电路非常简洁。

射频接收混频器的本振信号采用 Hittite 公司的 HMC830 实现。HMC830 是一款内部集成 VCO 的锁相环芯片，频率范围为 25 MHz～3 GHz，鉴相频率达 100 MHz。具有两种工作模式第一种为整数分频模式，第二种为小数分频模式，分辨率低至 3 Hz。

所设计的数字音频广播激励器支持单频网的应用，参与组建单频网的设备均需要有一个共同的参考时钟，通常这个参考时钟由卫星接收机来提供。数字音频广播激励器采用“数字处理”和GPS 时钟参考源，接收来自同一“同步适配器/复用器/同步编码器”发出的“同步数字包”，实现了各激励器编码调制信号的“精准同步”和播出时间的“精准同步”[9] 。但是卫星接收机输出的时钟往往不够稳定。因此需要一个精度高且稳定的本地时钟以保证系统在无外部参考时钟输入时的正常工作。

本文采用 AD4002 和恒温压控晶振以及外部输入参考时钟组成第一锁相环，当有外部输入参考时钟时恒温压控晶振的输出与外部参考时钟同步，当无外部参考时钟输入时，系统就依靠恒温晶振自身的性能运行。第一锁相环产生的时钟用于第二锁相环 AD9516 的参考时钟，AD9516 产生的其中一种用做 HMC830 锁相环的参考输入。整个系统所有的锁相环的输入参考是同源的。

2.4 预失真模块

数字预失真技术是现代数字通信系统的主流线性化技术之一，已在第 3 代移动网络基站和第 4代移动通信基站中得到了广泛应用[10]，对降低发射机放大器的信号失真，提高发射机的效率有重要意义。

预失真模块的射频接收部分采用零中频接收的组成架构，即把射频信号变成零中频的基带信号。由 FPGA 完成数字预失真的算法，并经过预失真处理后重新调制发射。本文采用正交解调器 ADL5387 将射频信号从原有频率搬到零中频。ADL5387 是 ADI 公司推出的一款正交 I/Q 解调器，具有对本振时钟的二次分配功能，分频后的本振信号在芯片内部与射频输入信号进行混频。ADL5387的本振频率是输入信号载波频率的两倍，可以减小因本振泄露而导致的基带信号直流偏移，此外由于混频后的干扰信号距离基带信号较远，使用基带滤波器可以较容易地将干扰滤除，得到较为干净的基带信号。

3 系统性能测试

数字音频广播激励器输出的射频信号最终要输送给射频发射机，用于射频信号的功率放大，以实现大功率的发射。发射机的输出耦合一部分信号给数字音频广播激励器的输入用于做射频信号的预失真，通过数字预失真算法以调整射频信号的输出，以达到增大发射机的工作效率的目的。数字预失真的实际测试效果如图 4 所示。

4 结语

本文对数字音频广播激励器的主要组成结构进了介绍，根据激励器的功能把激励器划分为若干模块。对主要组成模块的功能和实现方案进行了介绍。基于直接射频输出最大的优势是利用了软件无线电的基本思想 ,使得信号链路更加简洁，集成度高，体积小。预失真部分提高了发射机的发射效率，达到了预期目标。

34233500

数字音频广播激励器