芯片构成

zhenbang

芯片构成
9 Q/ [# E+ }; x0 f4 G; V: R! h
音频DAC芯片的构成主要有以下几种形态：

% x( F+ W/ s1 ~. O7 l9 i) N7 O
' \. H: o. v: O$ I' g
0 b1 [# n% Q8 g+ d1）基本DAC
0 o, I6 A3 p! g, u# e7 u: n  y
音频DAC芯片最基本的功能部件，是一个多路转换器接收各种格式的音频信号（DSD或PCM）、过采样和数字滤波器、调制器和数模转换输出等。AKM公司的AK4499、AK4497和Texas Instruments公司DSD1794等芯片就是采用这样的构成的，如下图所示：
# }8 g4 c5 R. B) f4 E* H
9 o+ L/ {" _$ E/ v0 Y


基本DAC芯片构成
0 \! R; P% i: B# z) U/ [' |; w
' l, }' d7 ^. b8 f) q2 X这样的芯片需要和外部的数字音频接收芯片配合使用，才能接收如SPDIF（索尼飞利浦数字接口或索尼飞利浦数字互联格式）/AES（美国音响工程协会）/EBU（欧洲广播联盟）等标准下的串行音频数据。Cirrus Logic公司的CS8416就是一款典型的数字音频接收芯片。
3 \3 T% z) K; `" o6 U- [& ~



数字音频接收芯片CS8416框图，摘自《CS8416 Datasheet》，Cirrus Logic, Inc. AUGUST '07.

$ L8 f. ?6 Y7 o9 ]' U) ^; [6 B2）带数字音频接收器
5 Y8 M2 t& {4 |% {) x5 D) M
! G  _- R$ [5 @5 t2 B4 I有的芯片会把数字音频接收器集成到同一个DAC芯片中，如ESS的ES9038PRO、ES9028PRO等，集成了一个SPDIF功能块。这样，采用更高程度SoC（片上解决方案）设计思路带来的好处，不仅可以减少芯片数量、减少电路板的占用面积、减少外部干扰、减少耗电等，更重要的是，可以更方便地进行数据处理，来实现一些技术手段。

. d5 q9 \+ C, \' S

# W" a( ]) m6 b$ ]4 f
3 q0 e# G7 n4 L7 I- }带SPDIF接收器的DAC芯片
( @0 s7 R0 I$ B8 m

& B6 i' O' s8 P( k
. b0 |) N) M' @+ T* c' V8 I9 h, V
SPDIF数字音频接收器设置比较

7 o# {6 y6 W8 Y6 n& p3）独立调制和独立数模转换
. \( r1 X  B  [% V8 [. X8 T& h
/ \, k5 B* |" c& e) d- ^) P芯片如目前尚未上市的AKM的AK4191，是一个独立的64位调制器，支持DSD1024和高达1536kHz采样频率的PCM信号，与AK4498独立数模转换芯片组合使用，可以实现高密度的音频播放。
5 d! M7 L7 ~  ]2 R8 h; G- k
( [1 W' S& r9 h
. ]' c4 D( E% y7 {
4）片上解决方案（SoC）

芯片如Cirrus Logic公司的CS43131、CS43198等，在基本DAC功能块后，附带了模拟滤波器，可以直接输出模拟信号；如ESS公司的ES9219、ES9080，AKM的AK4377A等，附带功率较大的模拟放大器，可直接接入耳机；再如ESS的ES9038Q2M等，采用低功耗设计。SoC设计简化整机组成和材料，体积减小，降低成本。这些芯片是以应用为导向的，比如面向移动电话或移动设备使用等。


" t4 v" O' ^6 Z
3

' |6 f+ ]8 v1 N技术手段
" O4 R0 T1 T$ G( C
/ a* G! d1 O$ Y3 T$ X目前高端音频DAC芯片，几乎都是使用了性能较好的多位Sigma-Delta调制器的，采用了如过采样和数字滤波、噪声整形、动态元件适配（DEM）等技术。除此以外，各厂商还开发出了各自的技术，来进一步提高芯片的整体性能。


6 O) c( [9 R) U1 w; n( C: A& U
1）异步采样率转换（ASRC）技术
1 @8 _. D4 O- |7 a% Y, J
6 ~  e5 [8 r( P+ w. A! `' w常规芯片跟踪音频时钟的方式是使用PLL（锁相环）技术。下图所示，是一个典型的PLL电路原理图。PLL实质是一个反馈电路，用来跟踪输入信号的时钟和变化。

2 E5 v% R7 t; [& @/ a  g, ~1 y

3 E! S" r7 Q/ ^, @* V1 e通过仔细的设计和元器件的选择，PLL可以实现很好的时钟跟踪的性能，并控制Jitter（时基抖动）在较小的水平。但是，PLL电路的性能容易受信号质量、传送线路质量、器材、干扰和速度等因素的影响，在高速的状态下性能受限制。
, _. F( k5 [5 {5 N& t
5 t$ J. L5 e0 u9 f

) k' }; k) M& L- G0 t& ~1 rESS公司使用了异步采样率转换的技术，通过适当的计算，使DAC的时钟与音频信号时钟保持一致但与暂态变化脱离，芯片使用本地产生的时钟信号，DAC的Jitter仅取决于本地晶振的固有性能，实质性地来消除信号中和传输中的Jitter，降低对前端信号质量、连接线、器材等的要求。ESS公司Sabre DAC的SPDIF接口能够达到很宽裕的Jitter容忍度。

flstudio

芯片构成