数字音频接口I2S
I2S(Inter-IC Sound)总线，是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，该总线专责于音频设备之间的数据传输，广泛应用于各种多媒体系统。在数字音频Datasheet中，我们经常看到512FS，384FS，256FS，64FS； 32kHz,44.1kHz，48K,96K，192KHZ,384KHZ MCLK等概念。一般在数字音频芯片用4个pin作为通讯接口：BCLK(SCLK),LRCK，DOUT,MCLK。
24bit的采样，2channel， 24*2（channel）*2（每个LR有几个BCLK组成） = 96fs 按照倍数的增加，会有如下的选择： 96fs、192fs、384fs、768fs（这个级别的估计一般的ADC很难）。
其实xxxfs就是这么算出来的，也是固定的，当你定了几个channel，多少位深，就几乎可以确认是多少fs了。从主观的角度来看，fs的数值越大，那么一个完整的LRCLK越多，那承载的数据量就越大，随之的就是音质就会更加好。
从主观的角度来看，xxxfs的数值越大，那么一个完整的LRCLK越多，那承载的数据量就越大，随之的就是音质就会更加好。
现在做个总结。
1. SAMPLING RATE： 32kHz，44.1kHz，48kHz，96kHz，192HHZ等：音频采样率，越高声音质量越高。
2. 256fs中“fs” 就是表示audio sampling frequency（LRCK），这里音频控制线就是通过用LRCK来实现了32kHz，44.1kHz，48kHz，96kHz的采样。ADCLRC 控制左右声道控制指示。可以想像ADCLRC的周期就是音频采样周期。这里音频芯片MCLK可以通过例如256（fs）×LRCK（KHz），得出。
3. 采样率是由I2S的LRCK脚决定的,它会根据你提供的MCLK和LRCK决定是xxxfs xxx=f(MCLK)/f(LRCK）= MCLK/ Sample_rate。
4. 而BCLK是与MCLK有一定的比率关系，一般情况下， BCLK＝MCLK/4
5. MCLK=fs*sample_rate
例如：
1、系统要达到频率响应到40KHZ ,选择采样频率为96K,模式采用256fs,则MCLK =XXX* sample_rate =256fs*96K =24.576M
2、I2S数据：
系统选择256FS
FS( LRCK):96K
MCLK:24.576M
MCLK =XXX*FS=XXX* sample_rate =256*96K =24.576M
BCLK:6.144M
BCLK＝MCLK/4=24.576/4=6.144M
3、 系统要达到频率响应到20KHZ ,选择采样频率为48K, 模式采用256fs, 则MCLK =XXXfs* sample_rate =256*48K =12.288M
4、I2S数据：
系统选择256FS
FS( LRCK):48K
MCLK =XXX*FS=XXX* sample_rate =256*48K =12.288M
BCLK＝MCLK/4=12.288/4=3.072M
5、 系统要达到频率响应到20KHZ ,选择采样频率为48K, 模式采用512fs, 则MCLK =XXXfs* sample_rate =512*48K =24.576M
6、I2S数据：
系统选择512FS
FS( LRCK):48K
MCLK =XXX*FS=XXX* sample_rate =256*48K =24.576M
// BCLK＝MCLK/4=12.288/4=6.144M (需要测量)
SCKI:SYSTEM CLOCK INPUT; -> MCLK
BCK: AUDIO DATA BIT CLOCK INPUT/OUTPUT; -> SCLK
LRCK: AUDIO DATA LATCH ENABLE INPUT/OUTPUT; -> LRCK或者（RFS）
DOUT: AUDIO DATA DIGITAL OUTPUT. -> SDO 分享 ，收藏了啊
页:
[1]